时序、信号完整性、可测性、功耗和可制造性，以及由超深亚微米工艺带来的集成能力的大幅提升加大了物理设计的挑战。如何能让您的SoC芯片在一个快速、可预见的进度安排下进入量产？国奇科技在130-28nm及以下工艺节点提供的专业级的RTL到GDSII的后端设计服务为您提供了可靠保障。执着、高效并有着专业设计和方法学经验的专家团队是我们后端设计服务的核心力量。在项目合作中，我们的技术专家能和您的设计团队融合在一起，并在快速合理的时间框架下助您取得最优的物理设计结果。
国奇科技后端设计服务可提供：
- 可测性设计
- RTL到门级网表的综合
- 层次化设计规划
- 考虑时序和信号完整性的布局布线
- 芯片级时序/信号完整性收敛、静态时序分析和签核
- 验证库文件、设计网表和约束文件
- 时钟树综合和优化
- 电源网络规划、分析及优化
- 芯片级寄生参数抽取
- 芯片级物理验证
- 形式验证
- 第三方IP整合
低功耗实现方案
一、减小漏电
(1) 关断供电：插入电源控制开关并对通过的电流进行SPICE精度的分析以防止过冲电流的出现而造成
对整个电源系统产生振荡；
插入电压域隔离单元以保证关断电压域的情况下正常工作；
将部分存储单元换成状态保持单元。
(2) 多阈值库：在保证时序的情况下，最大可能的使用漏电小的库单元。
二、降低动态功耗
(1) 低功耗时钟树：优化门控时钟单元；减小时钟树的深度并优化信号的转换时间。
(2) 多电源域： 对性能要求不高的区域使用低电压并在电压域之间插入电压转换单元。
(3) 动态电压频率：不同供电模式的精确分析；
不同供电电压下时钟树的平衡；
跨电压域逻辑的同步处理。
如需了解更多信息，请直接联络：business@qualchiptech.com
